求解答数字电路寄存器 每一个JK触发器这样接，在每一个CP下降沿触发下，将J端的数据移入触发器输出，即Qn+1=J。所以在4个CP之后，4个触发器的状态是0101。下图是proteus的仿真图。
模电数电题目，求解答
使寄存器清零，除了采用CLRN输入低电平的方法外，可否通过左移或右移的方法来实现？ 可以通过左移和右移方法实现。也可用并行的行送数法，并行送数法很简单只需把输入信号D1 D2 D3 D4为低电平就是哇。移位的方法就是使s0 s1变化，左移时s0=0 s1=1.右移的话。
关于数电中寄存器的一个问题 这是一个好问题，为此我专门翻看数电书关于这个问题的相关知识。下面我就以传输门控逻辑D触发器为例来解释一下这个问题。我所理解的时钟信号就是一个使能信号。也就是下面的信号C。电路图来自于华科版《数字电子技术》的第214到215面通过这个图你可以看出，当使能等于1，也就是C为高电平的时候，传输门打开，等效于电路图b，显而易见，Q=D；完成数据的传输。当C为低电平的时候，等效于电路图c，也就相当于一个基本的锁存器，可以保持信号不变。这也就是你困惑的吧。希望可以帮助到你。
