如何用4518设计一个30/31进制计数器？
计数器cc4518的2脚接地，实验电路是否还正常计数？为什么 计数器cc4518是双BCD同步加法计数器。cc4518的2脚接地，1脚用于输入时钟脉冲，实验电路此时停止计数。2脚接高电平，1脚的时钟上升沿使计数器作加法计数。2脚接低电平，1脚的计数脉冲被与非门封死，不计数。
cd4518的工作原理是什么？ 二、十进制同步加法计数2113器CD4518，CD4520中文资料CD4518/CC4518是二、十5261进制（8421编码）同步加计4102数器1653，内含两个单元的加计数器，其功能表如真值表所示。每单个单元有两个时钟输入端CLK和EN，可用时钟脉冲的上升沿或下降沿触发。由表可知，若用ENABLE信号下降沿触发，触发信号由EN端输入，CLK端置“0”；若用CL℃K信号上升沿触发，触发信号由CL℃K端输入，ENABLE端置“1”。RESET端是清零端，RESET端置“1”时，计数器各端输出端Q1～Q4均为“0”，只有RESET端置“0”时，CD4518才开始计数。CD4518采用并行进位方式，只要输入一个时钟脉冲，计数单元Q1翻转一次；当Q1为1，Q4为0时，每输入一个时钟脉冲，计数单元Q2翻转一次；当Q1=Q2=1时，每输入一个时钟脉冲Q3翻转一次；当Q1=Q2=Q3=1或Q1=Q4=1时，每输入一个时钟脉冲Q4翻转一次。这样从初始状态（“0”态）开始计数，每输入10个时钟脉冲，计数单元便自动恢复到“0”态。若将第一个加计数器的输出端Q4A作为第二个加计数器的输入端ENB的时钟脉冲信号，便可组成两位8421编码计数器，依次下去可以进行多位串行计数。CD4520/CC4520为二进制加计数器，由两个相同的内同步4级计数器构成。计数器级为D型触发。
用cd4518设计十二进制计数器 可以用一片CD4518的2个计数器，构成2位十进制计数器，然后再用反馈复位法，当计数到24时，复位归0。就构成了24进制计数器了。
有谁知道CD4518的详细的工作原理啊？作毕业设计很急，查了很久都没查到，帮帮忙忙哈，谢谢！谢谢！谢谢！ CD4518 16脚 2/10进制同步加计数器，IC是一个封装中含有两个可以互换2/10进制计数器，其功能引脚分别为1-7，9-15.该计数器是单路系统脉冲输入〔1脚或2脚；9脚或10脚）4路BCD码信号输出，（3-6，11-14脚）CD4518有两个时钟输入端CP和EN，若用时钟上升沿触发，信号由CP输入，此时EN端为高电平（1），若用时钟下降沿触发，信号由EN输入，此时CP端为低吨平（0），同时复位端Cr也保持低电平（0），只有满足了这些条件时，电路才会处于计数状态.
