在verilog中进位运算如何把进位输出 input a；input b；output reg s；output reg c；always@(*){c，s}=a+b；c即是进位了
什么是进位输出 请通俗一点 因为四位二进制的取值范围是0-15 和16进制刚好一致 8进制也可以 其取值为0-7 三位二进制也是0-7 而10进制就不能这样 因为10进制取值0-9 而。
时序逻辑电路中的进位输出是什么意思？ 简单说吧：进位输出指当计数器计数过程中产生了进位的时候，这个进位输出位就会输出一个指示电平（一般为高电平）。
什么是进位输出
