怎么算，补码运算规则的进位舍弃 反码转补码+1后有进位舍弃进位是哪一位舍弃 负数的反码转补码，为末尾+1。一般应该是进位，不舍弃。比如二进制0到1或1近位到0。补码运算为什么会溢出 无论采用何种机器数，。
全加器中，本位二进制数，低位二进制数相加的进位输出到本位的输入，向高位的进位输出分别是什么意思？ 打个比方，二进制数111+1，为了区分方便，我在每位后加括号说明位数。1(2)1(1)1(0)+1(零)，设定1(1)是本位二进制数；那么低位二进制数相加的进位就是1(0)+1(零)=1(+1)0(零)。
数字电路问题 设计十进制计数器 同步置数法，当记到10的时候（1010），用个或门，与非门得到低电平给异步置数端置1从新计数.
半加器和全加器的区别是什么？ 加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。半加器：半加器的电路图半加器有两个二进制的输入，其将输入的值相加，并输出结果到和（Sum）和进制（Carry）。半加器虽能产生进制值，但半加器本身并不能处理进制值。全加器：全加器三个二进制的输入，其中一个是进制值的输入，所以全加器可以处理进制值。全加器可以用两个半加器组合而成。
JK触发器构成的5进制计数器，为什么进位输出C会滞后一个信号？？ J=0，K=1时，2113Qn 1=0，即复位；J=1，K=0时，Qn 1=1，即置位5261。复位、置位是与时钟CP下沿同步的。JK触发器另两个状4102态是1653：J=0，K=0，Qn+1=保持；J=1，K=1，Qn+1=翻转。当第五个脉冲下降沿到后，Q2Q1Q0才为100，此时计数器记到了5，你根据状态方程也可以算出来的。逻辑上看，第五个CP脉冲到，才能有进位C出现，所以在此滞后一个信号。
