关于ddr2的差分时钟问题 用FPGA内部输出时钟供给DDR2存储器，因为DDR2用的是差分时钟，这样是不是FPGA就要用一个专门的bank来输出这对差分时钟？但这样会很浪费引脚，有。
为什么都说DDR2 内存的总线时钟工作频率是其核心频率的2倍 下面是我在网上看的一篇文章中的一段：“但是，对于DDR2内存来说，如果再说：“在Intel平台上，内存的时钟频率与外。
为什么都说DDR2 内存的总线时钟工作频率是其核心频率的2倍 这是因为数据传输技术的进步，同样是800频率的内存 2代的传输速度理论上是1代的两倍。这样就相当于频率提高了1倍的效果。DDR2（Double Data Rate 2）SDRAM是由JEDEC（电子设备工程联合委员会）进行开发的新生代内存技术标准，它与上一代DDR内存技术标准最大的不同就是，虽然同是采用了在时钟的上升/下降延同时进行数据传输的基本方式，但DDR2内存却拥有两倍于上一代DDR内存预读取能力（即：4bit数据读预取）。换句话说，DDR2内存每个时钟能够以4倍外部总线的速度读/写数据，并且能够以内部控制总线4倍的速度运行。
为什么人们都说DDR2 内存的总线时钟工作频率是其核心频率的2倍： 所有的DDR内存(DDR DDR2 DDR3等等)都能在数据上行和下行时各传输一次数据，这样就能在一个时钟周期内传输两次数据。比如一条ddr2 800的内存，实际频率只有400mhz，但是因为每个周期都传送了两次数据，所以理论上就等效于800mhz了。这就是所谓的2倍频率。
