用D触发器设计一个四位移位寄存器？ 一、寄存器寄存器是存放数码的逻辑部件，它必须具备接收和寄存数码的功能。采用任何一种类型的触发器均可构成寄存器。每一个触发器存放一位二进制数或一个逻辑变量，由n个触发器构成的寄存器可存放n位二进制数或n个逻辑变量的值。图7.4.1所示为74175四D触发器的逻辑图。当接收命令(即时钟脉冲CP)到来时，数码便送到寄存器保存起来。由于寄存器中触发器的状态改变是与时钟脉冲CP同步的，故称同步送数方式。图7.4.174175四D触发器利用触发器的D和D也可以实现送数，达到寄存数码的目的，其连接方式如图7.4.2所示。这种工作方式称为异步送数，寄存器状态改变的时刻与时钟脉冲CP无关。图7.4.2寄存器图7.4.1和图7.4.2中数码的各位是并行送入寄存器的；寄存器寄存的数码也是并行地将数码的各位一齐输出，称为并行输入，并行输出。二、移位寄存器移位寄存器是实现移位和寄存功能的逻辑部件。1.左移的移位寄存器图7.4.3(a)所示为由4级D触发器构成的4位左移的移位寄存器，第一级触发器的D接输入信号vI，其余各触发器的D与其前一级触发器的Q输出相连，并将各触发器的CP连在一起输入移存脉冲，由图7.4.3(a)可见：图7.4.3左移的移位寄存器在移存脉冲作用下，输入信息的现在。
8位左移和右移移位寄存器不同点 在没有溢出的情况下，左移相当于*2，然后对256求模；右移相当于/2，然后取整。在电路结构上基本一致，只是高低位定义不同。左移抛弃最高位，低位填充的是0；右移抛弃最低位，高位补0；
quartus2 实验 我做的8位右移移位寄存器 应该选择哪个目标芯片啊 ？ 目标FPGA你随便选择一个都可以的。都可以满意8位移位寄存器的设计。但最好是选择你要上板调试的FPGA型号。8位移位寄存器是要用8个1位的寄存器的。左移和右移都一样，只是。
