集成计数器实验报告 最低0.27元开通文库会员，查看完整内容>；原发布者：fiordee实验三集成计数器一、实验目的1、掌握集成计数器构成N进制的计数器的连接方法。二、预习要求1．熟悉芯片各引脚排列。2．理解构成模长M进制计数器的原理。3．实验前设计好实验所用电路，画出实验用的接线图。三、实验内容1、设计一模长M=60进制的计数电路。1）用同步连接反馈预置法实现。2）用同步连接反馈清零法实现。2、按设计图连接电路。CP接频率为1Hz的方波脉冲，各计数器的输出Q3Q2Q1Q0接七段BCD显示译码器CD4511的DCBA输入端，CD4511的输出接七段数码显示器。3、．接通实验箱电源，观察七段数码显示器计数状态的变化过程，并记录该状态循环。四、实验器材数字逻辑实验箱，74LS160，74LS00，74LS20。五、实验报告要求1、60进制计数器的电路设计图、连线图和计数器的测试结果。4、测试过程中出现的问题及解决办法。六、实验用元件介绍1．集成计数器74LS160本实验所用集成芯片为异步清零同步预置四位8421码10进制加法计数器74LS161，集成芯片的各功能端如图所示，其功能见附表。74LS160为异步清零计数器，即端输入低电平，不受CP控制，输出端立即全部为“0”，功能表第一行。74LS160具有同步预置功能，在端无效时，。
实验7_74ls90任意进制计数器 最低0.27元开通文库会员，查看完整内容>；原发布者：超级abcd1324数字电子技术实验(实验7)上海理工大学电工电子实验中心实验七任意进制计数器一实验目的1.了解中规模集成电路的逻辑功能和各控制端的作用。2.熟悉集成计数器74LS90的级联扩展。3.掌握用集成计数器74LS90实现任意进制计数的方法。二预习要求1.查找手册，熟悉74LS90的管脚排列及逻辑功能。2.掌握用反馈归零法设计任意进制计数器的方法。3.思考题：（1）欲构成二进制计数器，计数脉冲接至哪一个CP端？（2）欲构成五进制计数器，计数脉冲接至哪一个CP端？（3）欲构成二-五-十进制（8421码十进制）计数器，CP0、CP1如何连接？三实验内容与实验原理1.集成计数器74LS90功能介绍集成计数器74LS90的逻辑图1.二进制时钟CP00122.五进制时钟CP1012345输出Q3Q2Q10000010100111000003.十进制输出Q0010集成计数器74LS90的逻辑功能集成计数器74LS90的引脚图二进制时钟信号计数输出端五进制时钟信号清零输入端置9输入端2.用74LS90实现任意模（M）的计数器反馈归零法(复位法)设计任意进制计数器的思路：(1)10以内的M进制(2)10到100以内的M进制a.由两片(个位和十位)74LS90扩展构成100进制；扩展连接方法：两芯片均连接成十进制，时钟。
请用D触发器构成一个三位二进制减法计数器，写出实验原理。（可以画出电路图） 共3 按照逻辑电路设计可以弄出来，三位二进制可以设为001、010、011，或其他情况，这三个D触发器的输出可以设为Q1、Q2、Q3，设一个A的数据输入端， 。
4位二进制加法计数器设计 实验要求 用原理图输入设计法或Verilog HDL文本输入设计法设计4位二进制加法计 实验步骤 ；nbsp；1．设计输入 ；nbsp；(1)原理图设计输入 ；nbsp；在Quartus II环境下，打开一个新的原理图编辑窗口，然后调入4位二进制加法计数器电路设计所需要的。
集成计数器74163的电路原理图如下图所示，在 M=0及M=1 时，此计数器各为几进制，并画出相应的状态转移图 图中反馈网络应该是与非门，不是与门，以下按与非门做。M=0，预置数=1011=11，即计数器的初始值；计数器最大值：1001=9；计数范围：11、12、13、14、15、0、1、2、3、4、5、6、7、8、9，共15个状态，是15进制计数器。状态转换图就是画15个圈，头尾相连的循环，圈内标出数值：1011、1100~0~1001。M=1，初始值=1101=13计数范围：13、14、15、0、1、2、3、4、5、6、7、8、9，共13个状态，是13进制计数器。状态图例子：
